RISC-V处理器设计

RISC-V 处理器设计：

1. 处理器核设计: 5 级流水线处理器
2. SoC 设计：软件、调试

5 级流水线处理器核设计

1. IF(instruction fetch)
2. ID(instruction decode)
   • RISC-V 压缩指令集
   • RISC-V 译码级设计
   • RISC-V指令集介绍
3. EXE(execution)
   • RISC-V 执行级设计
4. MEM(memory access)
   • RISC-V 访存级
   • RISC-V 异常和中断
5. WB(write back)
   • RISC-V 写回级

参考资料

1. tinyriscv: 从零开始写 RISC-V 处理器，介绍了 3 级流水线的 RISC-V 处理器核、其配套的软件、调试以及 FPGA 移植
2. Hummingbirdv2 E203 Core and SoC：蜂鸟 E203 两级流水线 MCU，手把手教你设计一个 RISC-V 处理器
3. Nutshell：国科大的顺序流水线处理器核