RISC-V压缩指令集

发表于 更新于 本文字数： 5.6k 阅读时长 ≈ 5 分钟

RV-32C RISC-V 压缩指令集学习笔记

RISC-V 压缩指令基础

  1. RV32I 会在下述情况下压缩指令，生成 RISC-V 压缩指令(RVC)

    1. imm, offset 很小的时候
    2. register 是 x0 或者 x2
    3. register 是常用的那 8 个: x8~x15
    4. rs1=rd

  2. RVC 中的指令大致可以分为如下三类:

    1. Load and Store(4): LW, SW, LWSP, SWSP
    2. Control(6): J, JAL, JR, JALR, BEQZ, BNEZ
    3. Integer:
      • Register-Immediate(9): LI, LUI, ADDI, ADDI16SP, ADDI4SPN, SLLI, SRLI, SRAI, ANDI
      • Register-Register(6): MV, AND, OR, XOR, SUB, ADD
      • Others(3): NOP, EBREAK, HINT

  3. RV-32IM 中有对应压缩指令的指令

    \(opcode_{[6:2]}\) RV-32I 指令
    01101 LUI
    01000 SW
    00000 LW
    00100 ADDI, ANDI, SLLI, SRLI, SRAI
    01100 ADD, SUB, XOR, OR, AND,
    11001 JALR
    11011 JAL
    11000 BEQ, BNE
    11100 EBREAK

  4. RV-32IM 中没有对应压缩指令的指令：

    \(opcode_{[6:2]}\) RV-32IM 指令
    00101 AUIPC
    01000 SB, SH
    00000 LB, BH, LBU, LHU
    00100 SLTI, SLTIU, XORI, ORI
    01100 SLT, SLTU, SLLI, SRLI, SRAI
    11000 BLT, BGE, BLTU, BGEU
    01100 MUL, MULH, MULHSU, MULHU, DIV, DIVU, REM, REMU

压缩指令格式

C.LW 格式举例

  1. LW for load word, 是CL格式的压缩指令

  2. 功能：x[8+rd’] = sext(M[x[8+rs1’] + uimm][31:0])

  3. 扩展成 32bits 指令：c.lw rd’,uimm(rs1’) --> lw rd’,offset[6:2](rs1’)

    • imm 占 5bits，imm 乘 4，零扩展为 32bits
    • rs1'和 rd'都是寄存器的下标，只有 3bits，其可以索引 x8~x15 的寄存器

  4. 将 C.LW 拓展为 32bits 的 LW 指令

    • 已知 C.LW 格式

      15-13 12-10 9-7 6-5 4-2 1-0
      010 uimm[5:3] rs1' uimm[2|6] rd' 00

    • 已知 LW 格式

      31-20 19-15 14-12 11-7 6-2 1-0
      offset rs1 010 rd 00000 11

    • 用 c 表示 RVC 指令, i 表示 RV32I 指令，则由 c 拓展得到 i 策略如下

      31-20 19-15 14-12 11-7 6-2 1-0
      5'b0, c[5], c[12:10], c[5], 2'b0 2'b01, c[9:7] 010 2'b01, c[4:2] 5'b00000 2'b11

      i={5'b0, c[5], c[12:10], c[5], 2'b0, 2'b01, c[9:7], 010, 2'b01, c[4:2] , 7'b0000011}

由于 RVC 指令的格式、功能比较固定，且官方的手册已经说的足够精简了，因此本文档不再专门逐一总结其余 26 条 RV32I 相关的 RVC 指令，请参考以下链接自行阅读：

  1. 🌟Official: “C” Standard Extension for Compressed Instructions, Version 2.0
  2. RV32C, RV64C Instructions on riscv-isa-page

恢复成 RV32I 指令

RVC 恢复成 RV32I 指令的时候，首先根据 op 部分对指令进行分类，再根据 funct3 部分对指令分类。如果多个指令 op 和 funct3 都相同，则需要进一步根据其它字段来区分他们

op=00

压缩指令 op=inst[1:0] funct3=inst[15:13] 压缩指令格式 对应 32I 指令
ADDI4SPN 00 000 CIW addi rd’,x2,nzuimm
LW 00 010 CL lw rd’,offset[6:2](rs1’)
SW 00 110 CS sw rs2’,offset[6:2](rs1’)

op=00 时，如果 funct3 不是上述 3 种情况，则都是非法压缩指令

op=01

压缩指令 op=inst[1:0] funct3=inst[15:13] 压缩指令格式 对应 32I 指令
NOP 01 000 CI addi x0, x0, 0
ADDI 01 000 CI addi rd, rd, nzimm[5:0]
JAL 01 001 CJ jal x1, offset[11:1]
LI 01 010 CI addi rd,x0,imm[5:0]
LUI 01 011 CI lui rd,nzuimm[17:12]
ADDI16SP 01 011 CI addi x2,x2, nzimm[9:4]
SRLI 01 100000 CB srli rd’,rd’,shamt[5:0]
SRAI 01 100001 CB srai rd’,rd’,shamt[5:0]
ANDI 01 100x10 CB andi rd’,rd’,imm[5:0]
SUB 01 100011 CA sub rd’,rd’,rs2’
XOR 01 100011 CA xor rd’,rd’,rs2’
OR 01 100011 CA or rd’,rd’,rs2
AND 01 100011 CA and rd’,rd’,rs2’
J 01 101 CJ jal x0,offset[11:1]
BEQZ 01 110 CB beq rs1’,x0,offset[8:1]
BNEZ 01 111 CB bne rs1’,x0,offset[8:1]

op==10

压缩指令 op=inst[1:0] funct3=inst[15:13] 压缩指令格式 对应 32I 指令
SLLI 10 000 CI slli rd,rd,shamt[5:0]
LWSP 10 010 CI lw rd,offset[7:2](x2)
MV 10 1000 CR add rd, x0, rs2
JR 10 1000 CR jalr x0,rs1,0
ADD 10 1001 CR add rd,rd,rs2
EBREAK 10 1001 CR ebreak
JALR 10 1001 CR jalr x1,rs1,0
SWSP 10 110 CSS sw rs2,offset[7:2](x2)

🌟 格式相似的指令

  1. SRLI、SRAI和ANDI[11:10]:
    • SRLI: 00
    • SRAI: 01
    • ANDI: 10
  2. J和JAL只有 inst[15]不一样
  3. JR和JALR只有 inst[12]不一样
  4. BNEZ和BEQZ只有 inst[13]不一样

🌟 非法指令(illegal instruction)

  1. ADDI4SPN: \(imm == 0\), 被保留了(reserved)
  2. LUI: \(imm == 0\), reserved
  3. ADDI16SP: \(imm == 0\), reserved
  4. SLLI、SRLI和SRAI: \(imm5=inst[12]==1\)，导致移位超过了 31bits
  5. LWSP: \(rd=inst[11:7]=x0\), reserved
  6. JR:\(rs1 == x0\), JR其 offset 恒为 0，若 rs1 还等于 x0, 则跳转 PC 就是当前的 PC
  7. 其他未定义的压缩指令也都是 illegal instruction

🌟 RVC 的 imm 如何拓展为对应 RV32I 的 imm

  1. 立即数做零扩展 (zero-extend imm): SLLI, ADDI4SPN, SRLI, SRAI, SW, LW, LWSP, SWSP;
    立即数做符号拓展 (sign-extend imm): Others

    RVC 中的 imm 的位宽会比 RV32I 指令中的 imm 位宽小，因此需要扩展为对应的位宽.

  2. imm 左移位数

    • 1: J, JAL,BEQZ, BNEZ
    • 2: ADDI4SPN, LW, SW, LWSP, SWSP
    • 4: ADDI16SP
    • 12: LUI

    RVC 中的 imm 拓展到 RV32I 中的立即数的时候，会有一个放大（scale）倍数，需要对其 imm 进行左移

变成其他压缩指令(change to other RVC instruction)

  1. ADDI: 如果\(rd==x0\), 则ADDI -> NOP
  2. LUI: 如果\(rd=x2\), 则LUI -> ADDI16SP
  3. MV: 如果\(rs2=x0\), 则MV -> JR
  4. ADD: 如果\(rs2=x0\), 则ADD -> EBREAK
  5. JALR: 如果\(rs1==x0\), 则JALR -> EBREAK

HINTs instruction

HINTs 指令功能类似于 nop 指令，它除了增加 PC 或者其他 counter 之外不会对系统产生任何影响, 不用在微架构里实现 HINTs 指令

  1. NOP和ADDI: \(imm==0\)
  2. LI, LUI: \(rd==x0\)
  3. SLLI, SRLI和SRAI: \(rd==x0\) 或者\(imm==0\)

RVC 指令拓展成 RV32I 具体方法

压缩指令 恢复成 RV32I 指令的方法 illegal 情况
ADDI4SPN i={2'b0,c[10:7],c[12:11],c[5],c[6],2'b00,5'h02,3'b000,2'b01,c[4:2],5'b00100,2'b11}; c[12:5] == 8'b0
LW i={5'b0,c[5],c[12:10],c[6],2'b00,2'b01,c[9:7],3'b010,2'b01,c[4:2],7'b0000011}};
SW i={5'b0,c[5],c[12],2'b01,c[4:2],2'b01,c[9:7],3'b010,c[11:10],c[6],2'b00,7'b0100011};
ADDI, NOP i={{6{c[12]}},c[12],c[6:2],c[11:7],3'b0,c[11:7],7'b0010011};
J, JAL i={c[12],c[8],c[10:9],c[6],c[7],c[2],c[11],c[5:3],{9{c[12]}},4'b0,~c[15],7'b1101111};
LI i={{6{c[12]}},c[12],c[6:2],5'b0,3'b0,c[11:7],7'b0010011};
LUI i={{15{c[12]}},c[6:2],c[11:7],7'b0110111}; {c[12],c[6:2]}==6'b0
ADDI16SP i={{3{c[12]}},c[4:3],c[5],c[2],c[6],4'b0,5'h02,3'b000,5'h02,7'b0010011}; {c[12],c[6:2]}==6'b0
SRLI, SRAI i={1'b0,c[10],5'b0,c[6:2],2'b01,c[9:7],3'b101,2'b01,c[9:7],7'b0010011}; c[12]=1'b1
ANDI i={{6{c[12]}},c[12],c[6:2],2'b01,c[9:7],3'b111,2'b01,c[9:7],7'b0010011};
SUB i={2'b01,5'b0,2'b01,c[4:2],2'b01,c[9:7],3'b000,2'b01,c[9:7],7'b0110011};
XOR i={7'b0,2'b01,c[4:2],2'b01,c[9:7],3'b100,2'b01,c[9:7],7'b0110011};
OR i={7'b0,2'b01,c[4:2],2'b01,c[9:7],3'b110,2'b01,c[9:7],7'b0110011};
AND i={7'b0,2'b01,c[4:2],2'b01,c[9:7],3'b111,2'b01,c[9:7],7'b0110011};
BEQZ, BNEZ i={{4{c[12]}},c[6:5],c[2],5'b0,2'b01,c[9:7],2'b00,c[13],c[11:10],c[4:3],c[12],7'b1100011};
SLLI i={7'b0,c[6:2],c[11:7],3'b001,c[11:7],7'b0010011}; c[12]=1'b1
LWSP i={4'b0,c[3:2],c[12],c[6:4],2'b00,5'h02,3'b010,c[11:7],7'b0000011}; c[11:7]=5'b0
MV i={7'b0,c[6:2],5'b0,3'b0,c[11:7],7'b0110011};
JR i={12'b0,c[11:7],3'b0,5'b0,7'b1100111}; c[11:7]=5'b0
ADD i={7'b0,c[6:2],c[11:7],3'b0,c[11:7],7'b0110011};
JALR i={12'b0,c[11:7],3'b000,5'b00001,7'b1100111};
EBREAK i={32'h00_10_00_73};
SWSP i={4'b0,c[8:7],c[12],c[6:2],5'h02,3'b010,c[11:9],2'b00,7'b0100011};
rvc

Verilog 实现

将 16 bits 的压缩指令，恢复成 32bits 的正常指令，再通过 decoder 进行解码 compress Instructions expanding to 32I waveforms