RISC-V指令集介绍

发表于 更新于 本文字数： 16k 阅读时长 ≈ 15 分钟

RV-32IM 每条指令的特性和功能, 寄存器的通用功能(register mapping)

指令标识位

指令标志位可以用来标志 CPU 的状态，例如 V(overflow)表示溢出，当一条指令的结果出现溢出时，会将 V 置 1，否则置 0. 例如：add a0, a1, a2 表示\(a0=a1+a2\), 如果 a1+a2 出现了溢出，则 V 会被置 1.

在 ARM 中，通过 CPSR 寄存器记录各种标识位、在 RISCV 中，没有专门的标志位寄存器，因此需要使用额外的指令来判断。例如，在 RISCV 中判断溢出需要在指令后面添加额外的指令，如：

检查无符号加法的溢出只需要在指令后添加一个额外的分支指令：

1
2
3
addu t0，t1，t2;

bltu t0， t1，overflow

对于带符号的加法，如果已知一个操作数的符号，则溢出检查只需要在加法后添加一条分支 指令：

1
2
3
addi t0，t1，+ imm;

blt t0，t1，overflow

对于一般的带符号加法，我们需要在加法指令后添加三个 附加指令，当且仅当一个操作数为负数时，结果才能小于另一个操作数，否则就是溢出:

1
2
3
4
5
6
7
add t0, t1, t2

slti t3, t2, 0

slt t4,t0,t1

bne t3, t4, overflow

RISCV 中涉及到溢出的指令有: ANDI, ADD, SUB

5-bit Encoding (rx) 3-bit Compressed Encoding (rx') Register ABI Name Description Saved by Calle-
0 - x0 zero hardwired zero -
1 - x1 ra return address -R
2 - x2 sp stack pointer -E
3 - x3 gp global pointer -
4 - x4 tp thread pointer -
5 - x5 t0 temporary register 0 -R
6 - x6 t1 temporary register 1 -R
7 - x7 t2 temporary register 2 -R
8 0 x8 s0 / fp saved register 0 / frame pointer -E
9 1 x9 s1 saved register 1 -E
10 2 x10 a0 function argument 0 / return value 0 -R
11 3 x11 a1 function argument 1 / return value 1 -R
12 4 x12 a2 function argument 2 -R
13 5 x13 a3 function argument 3 -R
14 6 x14 a4 function argument 4 -R
15 7 x15 a5 function argument 5 -R
16 - x16 a6 function argument 6 -R
17 - x17 a7 function argument 7 -R
18 - x18 s2 saved register 2 -E
19 - x19 s3 saved register 3 -E
20 - x20 s4 saved register 4 -E
21 - x21 s5 saved register 5 -E
22 - x22 s6 saved register 6 -E
23 - x23 s7 saved register 7 -E
24 - x24 s8 saved register 8 -E
25 - x25 s9 saved register 9 -E
26 - x26 s10 saved register 10 -E
27 - x27 s11 saved register 11 -E
28 - x28 t3 temporary register 3 -R
29 - x29 t4 temporary register 4 -R
30 - x30 t5 temporary register 5 -R
31 - x31 t6 temporary register 6 -R

RISCV 指令介绍

RV32I Base Instruction Set

opcode 总结

opcode 一共 7bits，其中低 2bits 恒为 11，只有高 5bits 不同

\(opcode_{[6:2]}\) Instruction Type Instruction Amount Relative Instructions
01101 U-Type 1 LUI
00101 U-Type 1 AUIPC
01000 S-Type 3 SB, SH, SW
00000 I-Type 5 LB, BH, LW, LBU, LHU
00100 I-Type 9 ADDI, SLTI, SLTIU, XORI, ORI, ANDI, SLLI, SRLI, SRAI
01100 R-Type 10 ADD, SUB, SLT, SLTU, XOR, OR, AND, SLL, SRL, SRA
11001 R-Type 1 JALR
11011 J-Type 1 JAL
11000 B-Type 6 BEQ, BNE, BLT, BGE, BLTU, BGEU
00011 TBD 1 FENCE
11100 TBD 2 ECALL, EBREAK

Total Instructions Amount = 37+3 = 40, Total opcode type = 11

\(opcode_{[6:2]}\) Instruction Type Instruction Amount Relative Instructions
00000 I-Type 5 LB, BH, LW, LBU, LHU
00011 TBD 1 FENCE
00100 I-Type 9 ADDI, SLTI, SLTIU, XORI, ORI, ANDI, SLLI, SRLI, SRAI
00101 U-Type 1 AUIPC
01000 S-Type 3 SB, SH, SW
01100 R-Type 10 ADD, SUB, SLL, SLTU, XOR, OR, AND, SLL, SRL, SRA
01101 U-Type 1 LUI
11000 B-Type 6 BEQ, BNE, BLT, BGE, BLTU, BGEU
11001 R-Type 1 JALR
11011 J-Type 1 JAL
11100 TBD 2 ECALL, EBREAK

RISCV ISA 模拟器

模拟 RISCV 指令在 RISCV 处理器上的运行，可以查看某个寄存器的状态

1
2
3
4
5
6
7
8
# cross compile to get ELF File
riscv64-unknown-elf-gcc -nostdlib -fno-builtin -march=rv32ima -mabi=ilp32 -g -Wall test.s -Ttext=0x80000000 -o test.elf

# simulate: running elf on qeum simulator
qemu-system-riscv32 -nographic -smp 1 -machine virt -bios none -kernel ${EXEC}.elf -s -S &

# use gdb to debug
riscv64-unknown-elf-gdb test.elf

PS: \((xx)_{[31:0]}\)表示取 xx 的低 32bits

Calculation

LUI

Instruction Assemble Code Demo Type Math Description
LUI lui rd, imm U-Type \(x[rd]=(im<<12+0x000)_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[31:12] rd 01101 11

imm是 20bits 的无符号数，其取值范围是[0,0xfffff]，写汇编指令时如果 imm 超出了这个范围，汇编器会报错not in range

AUIPC

Instruction Assemble Code Demo Type Math Description
AUIPI auipi rd, imm U-Type \(x[rd]=(im<<12+pc)_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[31:12] rd 00101 11

imm是 20bits 的无符号数，其取值范围是[0,0xfffff]，写汇编指令时如果 imm 不超出了这个范围，汇编器会报错 not in range

PS: 之所以LUI/AUIPC是 U-Type，是因为它们的 imm 都是按照无符号数 unsigned 方式来对待的

ADDI

Instruction Assemble Code Demo Type Math Description
ADDI add rd, rs1, imm I-Type \(x[rd]=(x[rs1]+signExt(imm))_{[31:0]}\)
LI li rd, imm pseudoinstruction \(x[rd]=imm_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 000 rd 00100 11
  1. ADDI指令中 Imm 一共是 12bits 的有符号数，合法的取值范围是\([-2048, 2047)\)，在写汇编代码的时候，如果 imm 不在该范围内则汇编的时候会直接报错illegal operands。例如：addi a0, zero, 2048汇编的时候会报错。
  2. li rd, imm：
    • 当\(imm\in [-2048, 2047]\)的时候，会被翻译成addi rd, imm
    • 当\(imm\notin [-2048, 2047]\)的时候，会被翻译成lui+addi的指令序列

ADD

Instruction Assemble Code Demo Type Math Description
ADD add rd, rs1, rs2 R-Type \(x[rd]=(x[rs1]+x[rs2])_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 000 rd 01100 11

SUB

Instruction Assemble Code Demo Type Math Description
SUB sub rd, rs1, rs2 R-Type \(x[rd]=(x[rs1]-x[rs2])_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
01000 00 rs2 rs1 000 rd 01100 11

Logic

OR

Instruction Assemble Code Demo Type Math Description
OR or rd, rs1, rs2 R-Type \(x[rd]=(x[rs1] \| x[rs2])\_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 110 rd 01100 11

AND

Instruction Assemble Code Demo Type Math Description
AND and rd, rs1, rs2 R-Type \(x[rd]=(x[rs1]\&x[rs2])_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 111 rd 01100 11

XOR

Instruction Assemble Code Demo Type Math Description
XOR xor rd, rs1, rs2 R-Type \(x[rd]=(x[rs1] \oplus x[rs2])_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 100 rd 01100 11

ORI

Instruction Assemble Code Demo Type Math Description
ORI or rd, rs1, imm I-Type \(x[rd]=(x[rs1]\|signExt(imm))\_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 110 rd 00100 11

ANDI

Instruction Assemble Code Demo Type Math Description
ANDI and rd, rs1, imm I-Type \(x[rd]=(x[rs1]\&signExt(imm))_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 111 rd 00100 11

XORI

Instruction Assemble Code Demo Type Math Description
XORI xor rd, rs1, imm I-Type \(x[rd]=(x[rs1]\oplus signExt(imm))_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 100 rd 00100 11

Shifter

SLL

Instruction Assemble Code Demo Type Math Description
SLL sll rd, rs1, rs2 R-Type \(x[rd]=(x[rs1] << x[rs2]_{[4:0]})_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 001 rd 01100 11

移位的范围截取 rs2 寄存器的低 5 位数据

SRL

Instruction Assemble Code Demo Type Math Description
SRL srl rd, rs1, rs2 R-Type \(x[rd]=((unsigned)x[rs1] >> x[rs2]_{[4:0]})_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 101 rd 01100 11

移位的范围截取 rs2 寄存器的低 5 位数据, 高位补 0

SRA

Instruction Assemble Code Demo Type Math Description
SRA sra rd, rs1, rs2 R-Type \(x[rd]=((signed)x[rs1] >> x[rs2]_{[4:0]})_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
01000 00 rs2 rs1 101 rd 01100 11

移位的范围截取 rs2 寄存器的低 5 位数据，高位补 msb

SLLI

Instruction Assemble Code Demo Type Math Description
SLLI slli rd, rs1, imm I-Type \(x[rd]=(x[rs1]<<imm)_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 0X shamt rs1 001 rd 00100 11

imm的取值范围是[0,31],不在该范围会导致汇编器报错improper shifter amount

SRLI

Instruction Assemble Code Demo Type Math Description
SRLI srli rd, rs1, imm I-Type \(x[rd]=((unsigned)x[rs1]>>imm)_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 0X shamt rs1 101 rd 00100 11

imm的取值范围是[0,31],不在该范围会导致汇编器报错improper shifter amount

SRAI

Instruction Assemble Code Demo Type Math Description
SRAI srai rd, rs1, imm I-Type \(x[rd]=((signed)x[rs1]>>imm)_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
01000 0X shamt rs1 101 rd 00100 11

imm的取值范围是[0,31],不在该范围会导致汇编器报错improper shifter amount`

SLT

Instruction Assemble Code Demo Type Math Description
SLT slt rd, rs1, rs2 R-Type \(x[rd]=(signed)x[rs1] < (signed)x[rs2] ? 1 : 0\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 010 rd 01100 11

SLTU

Instruction Assemble Code Demo Type Math Description
SLTU sltu rd, rs1, rs2 R-Type \(x[rd]=(unsigned)x[rs1] < (unsigned)x[rs2] ? 1 : 0\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
00000 00 rs2 rs1 011 rd 01100 11

SLTI

Instruction Assemble Code Demo Type Math Description
SLTI slti rd, rs1, imm I-Type \(x[rd]=(signed)x[rs1] < signExt(imm) ? 1 : 0\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 010 rd 00100 11

Imm 一共是 12bits 的有符号数，合法的取值范围是[-2048, 2047)，在写汇编代码的时候，如果 imm 不在该范围内则汇编的时候会直接报错illegal operands。 在进行比较大小的时候，imm 是符号拓展为 32bits，再跟 x[rs1]比较.

SLTIU

Instruction Assemble Code Demo Type Math Description
SLTIU sltiu rd, rs1, imm I-Type \(x[rd]=(signed)x[rs1] < Ext(imm) ? 1 : 0\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 011 rd 00100 11

Imm 一共是 12bits 的有符号数，合法的取值范围是[-2048, 2047)，在写汇编代码的时候，如果 imm 不在该范围内则汇编的时候会直接报错illegal operands。

在进行比较大小的时候，imm 是 0 拓展为 32bits，再跟 x[rs1]比较.

Load/Store

Load/Store 指令格式

Load 指令是 I-Type 指令，其编码格式为:

31, 20 19, 15 14, 12 11, 7 6, 0
imm[11:0] rs1 funct3 rd opcode
offset[11:0] base 000->101 dest 0000011

load 指令的 opcode 都是0000011, 5 条 load 指令的区别在于 funct3 不同:

funct3
LB 000
LH 001
LW 010
LBU 100
LHU 101

Store 指令有 3 条，都是 S-Type 指令，其编码格式为:

31, 25 24, 20 19, 15 14, 12 11, 7 6, 0
imm[11:0] rs2 rs1 funct3 imm[4:0] opcode
offset[11:5] src base 000->010 offset[4:0] 0100011

Store 指令有 3 条, store 指令的 opcode 都是0100011, 3 条 store 指令的区别在于 funct3 不同:

funct3
SB 000
SH 001
SW 010

LB

Instruction Assemble Code Demo Type Math Description
LB lb rd, (offset)rs1 I-Type \(x[rd]=signExt(M[x[rs1]+signExt(offset)]_{[7:0]})\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:0] rs1 000 rd 00000 11
  • EXE Stage 计算内存地址：将 offset 符号拓展为 32bits，跟寄存器 rs1 中的地址相加得到内存中的地址 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 按照地址从内存中取数：按照 address 从内存中取 8bits 的数据
  • WB Stage 将数存回到 Register File: 将该 8bits 的数据符号拓展为 32bits，存到 rd 寄存器中

LH

Instruction Assemble Code Demo Type Math Description
LH lh rd, (offset)rs1 I-Type \(x[rd]=signExt(M[x[rs1]+signExt(offset)]_{[15:0]})\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:0] rs1 001 rd 00000 11
  • EXE Stage 计算内存地址：将 offset 符号拓展为 32bits，跟寄存器 rs1 中的地址相加得到内存中的地址 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 按照地址从内存中取数：按照 address 从内存中取 16bits 的数据
  • WB Stage 将数存回到 Register File: 将该 16bits 的数据符号拓展为 32bits，存到 rd 寄存器中

LW

Instruction Assemble Code Demo Type Math Description
LW lw rd, (offset)rs1 I-Type \(x[rd]=M[x[rs1]+signExt(offset)]_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:0] rs1 010 rd 00000 11
  • EXE Stage 计算内存地址：将 offset 符号拓展为 32bits，跟寄存器 rs1 中的地址相加得到内存中的地址 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 按照地址从内存中取数：按照 address 从内存中取 32bits 的数据
  • WB Stage 将数存回到 Register File: 将该 32bits 的数据存到 rd 寄存器中

LBU

Instruction Assemble Code Demo Type Math Description
LBU lbu rd, (offset)rs1 I-Type \(x[rd]=Ext(M[x[rs1]+signExt(offset)]_{[7:0]})\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:0] rs1 100 rd 00000 11
  • EXE Stage 计算内存地址：将 offset 符号拓展为 32bits，跟寄存器 rs1 中的地址相加得到内存中的地址 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 按照地址从内存中取数：按照 address 从内存中取 8bits 的数据
  • WB Stage 将数存回到 Register File: 将该 8bits 的数据0 拓展为 32bits，存到 rd 寄存器中

LHU

Instruction Assemble Code Demo Type Math Description
LHU lhu rd, (offset)rs1 I-Type \(x[rd]=Ext(M[x[rs1]+signExt(offset)]_{[15:0]})\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:0] rs1 101 rd 00000 11
  • EXE Stage 计算内存地址：将 offset 符号拓展为 32bits，跟寄存器 rs1 中的地址相加得到内存中的地址 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 按照地址从内存中取数：按照 address 从内存中取 16bits 的数据
  • WB Stage 将数存回到 Register File: 将该 16bits 的数据0 拓展为 32bits，存到 rd 寄存器中

PS: LB/LBU, LH/LHU之间的唯一区别在于从内存中取到的数，前者按照符号拓展为 32bits，后者按照 0 扩展扩展为 32bits

SB

Instruction Assemble Code Demo Type Math Description
SB sb rs2, offset(rs0) S-Type \(M[x[rs1]+signExt(offset)]=x[rs2]_{[7:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:5] rs2 rs1 000 offset[4:0] 01000 11
  • EXE Stage 计算存数地址 address：offset 符号扩展为 32bits 之后跟 rs1 寄存器里的数据相加得到 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 存数：将 rs2 寄存器里低 8bits 的数据存储到内存 address 中

SH

Instruction Assemble Code Demo Type Math Description
SH sh rs2, offset(rs0) S-Type \(M[x[rs1]+signExt(offset)]=x[rs2]_{[15:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:5] rs2 rs1 001 offset[4:0] 01000 11
  • EXE Stage 计算存数地址 address：offset 符号扩展为 32bits 之后跟 rs1 寄存器里的数据相加得到 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 存数：将 rs2 寄存器里低 16bits 的数据存储到内存 address 中

SW

Instruction Assemble Code Demo Type Math Description
SW sw rs2, offset(rs0) S-Type \(M[x[rs1]+signExt(offset)]=x[rs2]_{[31:0]}\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
offset[11:5] rs2 rs1 010 offset[4:0] 01000 11
  • EXE Stage 计算存数地址 address：offset 符号扩展为 32bits 之后跟 rs1 寄存器里的数据相加得到 address
    offset 是 12bits 的有符号数，其取值范围是[-2048, 2047], 写汇编代码的时候如果 offset 超过了该范围，汇编器会报错illegal operands
  • MEM Stage 存数：将 rs2 寄存器里 32bits 的数据存储到内存 address 中

S-Type 里没有 rd 寄存器

Branch

Branch 指令格式

branch 指令是 B-Type 指令，其编码格式为:

31, 25 24, 20 19, 15 14, 12 11, 7 6, 0
imm[12, 10:5] rs2 rs1 funct3 imm[4:1, 11] opcode
offset[12, 10:5] rs2 rs1 000->111 offset[4:1, 11] 1100011

branch 指令的 opcode 都是1100011, 6 条 branch 指令的区别在于 funct3 不同:

funct3
BEQ 000
BNE 001
BLE 100
BGE 101
BLEU 110
BGEU 111

BEQ

Instruction Assemble Code Demo Type Math Description
BEQ beq rs1, rs2, imm B-Type \(if(x[rs1]=x[rs2])\rightarrow PC+=signExt(imm<<1)\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[12|10:5] rs2 rs1 000 imm[4:1|11] 11000 11
  • EXE Stage 判断是否相等, 比较的时候 x[rs1], x[rs2]当作带符号数
  • IF Stage 根据判断的结果选择 PC+=4 或者 PC+=signExt(imm<<1), 写汇编代码的时候 imm 字段实际上是填写的label, 然后由编译器和连接器根据 PC 和 label 实际计算 imm，最后拼成一条 beq 指令 > imm 虽然是 12bits，但是PC 不是加 signExt(Imm)而是 signExt(imm<<1),
    > 因此寻址范围是 PC 附近\(\pm\) 4KB.

BNE

Instruction Assemble Code Demo Type Math Description
BNE bnq rs1, rs2, imm B-Type \(if(x[rs1]\neq x[rs2])\rightarrow PC+=signExt(imm<<1)\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[12|10:5] rs2 rs1 001 imm[4:1|11] 11000 11

BLT

Instruction Assemble Code Demo Type Math Description
BNE bnq rs1, rs2, imm B-Type \(if(x[rs1]\lt x[rs2])\rightarrow PC+=signExt(imm<<1)\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[12|10:5] rs2 rs1 100 imm[4:1|11] 11000 11

BGE

Instruction Assemble Code Demo Type Math Description
BNE bnq rs1, rs2, imm B-Type \(if(x[rs1]\ge x[rs2])\rightarrow PC+=signExt(imm<<1)\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[12|10:5] rs2 rs1 101 imm[4:1|11] 11000 11

BLTU

Instruction Assemble Code Demo Type Math Description
BNE bnq rs1, rs2, imm B-Type \(if(unsigned(x[rs1])\le unsigned(x[rs2]))\rightarrow PC+=signExt(imm<<1)\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[12|10:5] rs2 rs1 110 imm[4:1|11] 11000 11
  • EXE Stage 判断是否小于等于, 比较的时候 x[rs1], x[rs2]当作无符号数
  • IF Stage 根据判断的结果选择 PC+=4 或者 PC+=signExt(imm<<1) > imm 虽然是 12bits，但是PC 不是加 signExt(Imm)而是 signExt(imm<<1),
    > 因此寻址范围是 PC 附近\(\pm\) 4KB.

BGEU

Instruction Assemble Code Demo Type Math Description
BNE bnq rs1, rs2, imm B-Type \(if(unsigned(x[rs1])\ge unsigned(x[rs2]))\rightarrow PC+=signExt(imm<<1)\)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[12|10:5] rs2 rs1 111 imm[4:1|11] 11000 11

Jump

JAL

Instruction Assemble Code Demo Type Math Description
JAL jal rd, imm J-Type x[rd]=pc+4, pc+=signExt(imm<<1)
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[20|10:1|11 imm[19:12] rd 11011 11
  • EXE Stage 计算 pc+4 的值, aluResult=pc+4
  • IF Stage 选择 PC+=signExt(imm<<1), 写汇编代码的时候 imm 字段实际上是填写的label, 然后由编译器和连接器根据 PC 和 label 实际计算 imm，最后拼成一条 beq 指令 > imm 虽然是 20bits，但是PC 不是加 signExt(Imm)而是 signExt(imm<<1),
    > 因此寻址范围是 PC 附近\(\pm\) 1MB.
  • WB Stage 将 PC+4 的值存入到 rd 中: x[rd]=aluResult

JALR

Instruction Assemble Code Demo Type Math Description
JALR jalr rd, imm(rs1) I-Type x[rd]=pc+4, pc=(x[rs1]+signExt(imm))&0xfffffffe
31-27 26-25 24-20 19-15 14-12 11-7 6-2 1-0
imm[11:0] rs1 000 rd 11001 11
  • EXE Stage 计算 pc+4 的值, aluResult=pc+4
  • IF Stage: imm 做符号扩展为 32bits 后跟 x[rs1]相加，然后将最低比特置 0(地址 2Byte 对齐)，得到新的 PC
    写汇编代码的时候 imm 字段实际上是填写的label, 然后由编译器和连接器根据 PC 和 label 实际计算 imm，最后拼成一条 beq 指令 > imm 虽然是 12bits 有符号数, 因此寻址范围是 PC 附近\(\pm\) 1MB.
  • WB Stage 将 PC+4 的值存入到 rd 中: x[rd]=aluResult

RV-32IM 涉及到的指令如下图所示： RV-32IM Instructions RV-32IM Instructions ALU 可能执行的操作一共有如下 18 种：

ISA 中指令对应的各种编码

  1. aluOperation: one hot bit encoding
指令 Type aluOperation immType branchType dMemWriteEn dMemType regWBEn regWBSrc
LUI U-Type ALU_NO IMM_U BNO 0 DMEM_NO 1 Extended_IMM
AUIPC U-Type ALU_ADD IMM_U BNO 0 DMEM_NO 1 ALU_RESULT
JAL J-Type ALU_NO IMM_J JUMP 0 DMEM_NO 1 PC+4
JALR I-Type ALU_NO IMM_I JUMP 0 DMEM_NO 1 PC+4
BEQ B-Type ALU_SUB IMM_B BEQ 0 DMEM_NO 0 ALU_RESULT
BNE B-Type ALU_SUB IMM_B BNE 0 DMEM_NO 0 ALU_RESULT
BLT B-Type ALU_SLT IMM_B BLT 0 DMEM_NO 0 ALU_RESULT
BGE B-Type ALU_SLT IMM_B BLT 0 DMEM_NO 0 ALU_RESULT
BLTU B-Type ALU_SLTU IMM_B BLTU 0 DMEM_NO 0 ALU_RESULT
BGEU B-Type ALU_SLTU IMM_B BLTU 0 DMEM_NO 0 ALU_RESULT
LB I-Type ALU_ADD IMM_I BNO 0 DMEM_LB 1 DMEM_READ
LH I-Type ALU_ADD IMM_I BNO 0 DMEM_LH 1 DMEM_READ
LH I-Type ALU_ADD IMM_I BNO 0 DMEM_LH 1 DMEM_READ
LBU I-Type ALU_ADD IMM_I BNO 0 DMEM_LBU 1 DMEM_READ
LHU I-Type ALU_ADD IMM_I BNO 0 DMEM_LHU 1 DMEM_READ
SB S-Type ALU_ADD IMM_S BNO 1 DMEM_SB 0 ALU_RESULT
SH S-Type ALU_ADD IMM_S BNO 1 DMEM_SH 0 ALU_RESULT
SW S-Type ALU_ADD IMM_S BNO 1 DMEM_SW 0 ALU_RESULT
ADDI I-Type ALU_ADD IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
SLTI I-Type ALU_SLT IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
SLTIU I-Type ALU_SLTU IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
XORI I-Type ALU_XOR IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
ORI I-Type ALU_OR IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
ANDI I-Type ALU_AND IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
SLLI I-Type ALU_SLL IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
SRLI I-Type ALU_ARL IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
SRAI I-Type ALU_SRA IMM_I BNO 0 DMEM_NO 1 ALU_RESULT
ADD R-Type ALU_ADD IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
SUB R-Type ALU_SUB IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
SLL R-Type ALU_SLL IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
SRL R-Type ALU_ARL IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
SRA R-Type ALU_SRA IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
XOR R-Type ALU_XOR IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
OR R-Type ALU_OR IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
AND R-Type ALU_AND IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
SLT R-Type ALU_SLT IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
SLTU R-Type ALU_SLTU IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
MUL R-Type ALU_MUL IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
MULH R-Type ALU_MULH IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
MULHSU R-Type ALU_MULHSU IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
MULHU R-Type ALU_MULHU IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
DIV R-Type ALU_DIV IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
DIVU R-Type ALU_DIVU IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
REM R-Type ALU_REM IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
REMU R-Type ALU_REMU IMM_NO BNO 0 DMEM_NO 1 ALU_RESULT
  1. JAL 和 JALR 的 target PC 有 Static BP 在 ID Stage 计算得到，ALU 不用再计算 target PC, 因此其 alu_opeartion 为 ALU_NO

编码说明

immType

  1. IMM_U: imm={instr[31:12], 12'h000}
  2. IMM_J: imm={11{instr[31]}, instr[31], instr[19:15], instr[20], instr[30:21], 1'b0}
  3. IMM_I: imm={20{instr[31]}, instr[31:20]}
  4. IMM_B: imm={19{instr[31]}, instr[31], instr[7], instr[30,25], instr[11,8]}
  5. IMM_S: imm={20{instr[31]}, instr[31:25], instr[11:7]}
  6. IMM_NO: no immediate